Electronica 2024의 방문자

지금 시간을 예약하세요!

당신의 장소를 예약하고 부스 티켓을 받기 위해 몇 번의 클릭만으로도 걸립니다.

홀 C5 부스 220

사전 등록

Electronica 2024의 방문자
당신은 모두 가입합니다! 약속을 잡아 주셔서 감사합니다!
예약을 확인하면 부스 티켓을 이메일로 보내드립니다.
> 메시지 > TSMC
RFQs/주문 (0)
한국의
한국의

TSMC


AMD의 본능 MI300X와 NVIDIA의 B200 GPU가 매우 크다고 생각하십니까?TSMC는 최근 북미 기술 세미나에서 새로운 버전의 COWOS 패키징 기술을 개발하고 있다고 발표했으며, 이는 SIP (System Level Packaging)의 크기를 두 번 증가시킬 것이라고 발표했습니다.OEM 공장은 120x120mm의 거대한 패키지를 사용하고 여러 킬로와트의 전력을 소비 할 것이라고 예측합니다.

최신 버전의 COWOS를 사용하면 TSMC는 포토 마스크 (또는 마스크, 858 제곱 밀리미터)보다 약 3.3 배 더 큰 실리콘 중간 층을 제조 할 수 있습니다.따라서 논리, 8 HBM3/HBM3E 메모리 스택, I/O 및 기타 소형 칩 (Chiplets)은 최대 2831 제곱 밀리미터를 차지할 수 있습니다.최대 기판 크기는 80 x 80 밀리미터입니다.NVIDIA의 B200 칩은 AMD의 MI300X보다 큽니다.

차세대 COWOSL은 2026 년에 생산 될 예정이며 마스크 크기의 약 5.5 배의 중간 층을 달성 할 수 있습니다 (작년에 발표 된 6 배 마스크 크기만큼 인상적이지 않을 수 있습니다).이는 논리, 최대 12 HBM 메모리 스택 및 기타 작은 칩에 4719 제곱 밀리미터를 사용할 수 있음을 의미합니다.이 유형의 SIP에는 더 큰 기질이 필요하며 TSMC의 슬라이드에 따르면 100x100 밀리미터를 고려하고 있습니다.따라서 이러한 칩은 OAM 모듈을 사용할 수 없습니다.

TSMC는 여기서 멈추지 않을 것입니다. 2027 년까지는 새로운 버전의 COWOS 기술이있어 중간 층의 크기가 마스크 크기의 8 배 이상 크기를 만들어 칩 렛의 6864 제곱 밀리미터 공간을 제공합니다.TSMC의 제안 된 설계 중 하나는 12 개의 HBM4 메모리 스택 및 추가 I/O 칩과 쌍을 이루는 4 개의 스택 통합 시스템 칩 (SOICS)에 의존합니다.이러한 거대들은 확실히 많은 양의 전력을 소비 할 것입니다. 여기에서 논의 된 것들은 여러 킬로와트이며 매우 복잡한 냉각 기술이 필요합니다.TSMC는 또한 이러한 유형의 솔루션이 120x120mm 기판을 사용하기를 기대합니다.

흥미롭게도 올해 초 Broadcom은 2 개의 로직 칩과 12 HBM 메모리 스택으로 맞춤형 AI 칩을 선보였습니다.우리는이 제품에 대한 특정 사양이 없지만 TSMC의 2027 계획만큼 크지는 않지만 AMD의 Instinct MI300X 및 NVIDIA의 B200보다 크게 보입니다.

언어 선택

종료하려면 공간을 클릭하십시오